IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Yukihiro NISHIDA, et al.			GAU:			
SERIAL NO:NEW APPLICATION			EXAMINER:			
FILED:	HEREWITH					
FOR:	MEMORY CIRCUIT AF	PARATUS				
		REQUEST FOR PRI	ORITY			
	ONER FOR PATENTS RIA, VIRGINIA 22313					
SIR:						
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the		
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) §119(e): <u>Application No.</u>				is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>		
	nts claim any right to prior visions of 35 U.S.C. §119,		cations to which	they may be entitled pursuant to		
In the matte	r of the above-identified ap	oplication for patent, notice is h	nereby given tha	t the applicants claim as priority:		
COUNTRY Japan	<u>′</u>	APPLICATION NUMBER 2002-322887		ONTH/DAY/YEAR vember 6, 2002		
Certified co	pies of the corresponding (Convention Application(s)				
are s	submitted herewith					
☐ will be submitted prior to payment of the Final Fee						
☐ were filed in prior application Serial No. filed						
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.						
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and						
☐ (B) Application Serial No.(s)						
☐ are submitted herewith						
☐ will be submitted prior to payment of the Final Fee						
			Respectfully	Submitted,		
				VAK, McCLELLAND, EUSTADT, P.C.		
			Mamilia I C.	Com Wouland		
Customer Number			Marvin J. Spivak Registration No. 24,913			
			C. Irvin McClelland			
22850		Registration Number 21,124				
. i.e., i /0.3141.3	. (703) 413-3000		J			

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月 6日

出 願 番 号 Application Number:

特願2002-322887

[ST. 10/C]:

[JP2002-322887]

出 願 人

Applicant(s): 株式会社東芝

東芝エルエスアイシステムサポート株式会社

2003年 7月18日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 A000204184

【提出日】 平成14年11月 6日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/00

【発明の名称】 メモリ回路

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市幸区堀川町580番地 東芝エルエスア

イシステムサポート株式会社内

【発明者】

【住所又は居所】 神奈川県川崎市幸区堀川町580番地 東芝エルエスア

イシステムサポート株式会社内

【氏名】 西田 幸弘

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【特許出願人】

【識別番号】 598010562

【氏名又は名称】 東芝エルエスアイシステムサポート株式会社

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】

100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】

100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705037

【包括委任状番号】 9807823

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】

メモリ回路

【特許請求の範囲】

【請求項1】 複数のメモリセルと、

前記複数のメモリセルに夫々接続された複数のビット線及び複数のワード線を 有し、アドレス信号に応じて前記複数のメモリセルから所定のメモリセルを選択 するためのアクセス回路と、

読み出しモード時に前記アクセス回路により選択されたメモリセルに接続されているビット線をプリチャージするプリチャージ回路と、

前記選択されたメモリセル以外の非選択メモリセルに接続されているビット線 をデスチャージするデスチャージ回路と、

を具備することを特徴とするメモリ回路。

【請求項2】 前記デスチャージ回路は、前記非選択メモリセルに接続されているビット線に夫々接続され、これらのビット線を接地電位に固定するための複数のデスチャージトランジスタを含むことを特徴とする請求項1に記載のメモリ回路。

【請求項3】 前記デスチャージ回路は、前記アドレス信号およびデスチャージ許可信号を入力とし、前記デスチャージトランジスタに供給されるオン信号を発生するデコーダ回路を有することを特徴とする請求項2に記載のメモリ回路

【請求項4】 前記ビット線の一端は前記アクセス回路およびプリチャージ 回路を介してプリチャージ電源に接続され、他端は前記メモリセルおよびソース 線電位制御回路を介して接地ノードに接続されていることを特徴とする請求項1 に記載のメモリ回路。

【請求項5】 前記ソース線電位制御回路は、ソース線電位制御信号によりオン、オフ制御されるスイッチング素子を有し、前記スイッチング素子のオン時に前記ソース線を前記接地電位に接続することを特徴とする請求項1に記載のメモリ回路。

【請求項6】

前記メモリセルは E^2 PROMを構成する不揮発性メモリセルからなることを特徴とする請求項1 に記載のメモリ回路。

【請求項7】

前記メモリセルは、ソース、ドレイン間が金属配線で選択的に接続されたMOSトランジスタからなり、NOR型MROMを構成することを特徴とする請求項1に記載のメモリ回路。

【請求項8】

前記メモリセルは、ソース、ドレイン間が金属配線で選択的に接続されたMOSトランジスタからなり、NAND型MROMを構成することを特徴とする請求項1に記載のメモリ回路。

【請求項9】

前記アクセス回路は、入力アドレス信号により所定のビット線を選択するカラムデコーダを含み、前記デスチャージ回路は前記カラムデコーダと同じ入力アドレス信号により前記選択された所定のビット線に接続されるデスチャージトランジスタにオフ信号を与えることを特徴とする、請求項1に記載のメモリ回路。

【請求項10】

前記デスチャージ回路は前記カラムデコーダと同一デコード出力を発生するデコード回路と、このデコード回路の出力の極性を反転させるインバータを含むことを特徴とする請求項9に記載のメモリ回路。

【発明の詳細な説明】

$[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

この発明はメモリ回路に関し、特に、読み出し時にプリチャージされたビット 線から選択されたメモリセルを介してソース線にデスチャージ電流が流れる構成 を持つメモリセルアレイを有するメモリ回路に関する。

[0002]

【従来の技術】

読み出し時に、プリチャージされたビット線から選択されたメモリセルを介してソース線にデスチャージ電流が流れる構成を持つメモリ回路が従来から広く用

いられている (例えば特許文献1参照)。

[0003]

【特許文献1】

特開2001-266585号公報(第5、6頁、第1図)

この従来のメモリ回路はクロック同期方式のFLASH_E²PROM (electrically erasable and programmable ROM) であり、以下、この従来のメモリ回路について図20乃至図22を用いて説明を行う。なお、この従来回路例は読み出しに関する構成のみ示し、書込み/消去系の回路は省略している。

[0004]

図20は、従来のFLASH_E²PROM回路例を示し、図21にこの従来のFLASH_E²PROM回路例の読出し動作を説明するタイミングチャート図を示し、図22に全ビット線プリチャージ後のオールオンセル読出し時の等価回路図を示す。

[0005]

図20において、例えば、図示しないアドレス信号をデコードするロウデコーダDRPにより選択されたワード線WLn-1に接続されたメモリセルCEL0~CEL15を含む例えば512個の不揮発性のメモリセルが全てオフ状態(データ "0")のメモリセルで有り、ワード線WLnに接続されたメモリセルCEL0X~CEL15Xを含む512個のメモリセルが全てオン状態(データ "1")であると仮定する。また、アドレス信号により先ずワード線WLn-1が選択され、次にワード線WLnが選択されるものとする。つまり、最初に選択された16個のメモリセルCEL0~CEL15が全てオフ状態であるから、これらのメモリセルに接続されたビット線b0~b15の電位は読み出し動作が行われた後もプリチャージ状態を維持している。同様に、ワード線WLn-1で選択された全ビット線がプリチャージ状態である。この状態で、次に読み出すメモリセルCEL0X~CEL15Xが全てオン状態であるから、プリチャージされているすべてのビット線b0~b15が読み出し時にデスチャージされる。この時、同様に512本のビット線がデスチャージされる。

[0006]

この場合に関する動作モード時の説明を更に詳細に行う。

[0007]

図20において、1つのメモリブロック内に設けられたメモリセルCEL0~CEL15の読出しに先だって、制御回路C1Pからのプリチャージ信号PRCVによりトランジスタT1がオンとなり、プリチャージ電源であるVDD電源がセンス回路SPの入力端子INに供給されるとともに、パワーセーブ用のトランジスタT2にも供給される。

[0008]

このトランジスタT2はバイアス発生回路CPPからのバイアス信号BIASによりオンとなり、このメモリブロックB15内の選択トランジスタT30~T33が第1カラムデコーダDC1Pからのカラムデコード信号SR0~SR3により選択的にオンとされる。なお、このバイアス信号BIASはすべてのメモリブロックB0~B15に供給され、第1カラムデコーダDC1Pからのカラムデコード信号SR0~SR3により同時に選択される。

[0009]

トランジスタT30は、第2カラムデコーダDC2Pからのデコード信号S0~S7により選択される8個のトランジスタT40~T47を介して8本のビット線b0~b7に接続されている。従って、トランジスタT40~T47が選択的にオンとなると、トランジスタT30により8本のビット線b0~b7が順次プリチャージされる。同じブロックB15内のビット線b8~b31もトランジスタT31~T33およびトランジスタT48~T71を介して選択的にプリチャージされる。残りのブロックB0からB14に付いても同様に各ビット線が選択的にプリチャージされる。即ち、1ブロック当たり32本のビット線があり、合計16ブロックでは512本のビット線が順次プリチャージされることになる

[0010]

以下、図20に示した読み出し回路の動作を図21、図22を参照して説明する。

[0011]

図21のタイムチャートにおいて、(a)のクロック信号CLKがHレベルの期間に選択されたビット線のプリチャージが行われ、Lレベルの期間にこのビット線に関してメモリセル読み出しデータ確定、およびデータセンスを行う。又、図21(p)のシステム読み出し制御信号OEがHレベルの期間にセンス回路SPの出力をバッファBPを介してデータバスDBUSに出力する。

[0012]

図20の従来回路例において、図21 (b)に示すように、ROMアドレスA $0 \rightarrow ROM$ アドレスB 8の順番で読出すものとする。この場合、メモリセルが全てオフセルであるから、ROMアドレスA 0 の読み出し期間が終了するまでのクロック CLKの1 周期の間に、1 ブロック当たりのビット線 3 2 本× 1 6 ブロックの総ビット線 5 1 2 本全でがプリチャージされ、その状態が維持されている。

[0013]

その後、ROMアドレスB8でのオンセル読出し時、ビット線512本に繋がるメモリセル全でがオンセルであるため、プリチャージ電荷が全てのメモリセルを介してソース線SLに大電流として流れる。このため、主としてソース線SL-VSS接地間の寄生抵抗により、ソース線SLのレベルが図21 (k) に示すように、プリチャージ状態のビット線レベル近く迄浮いてしまう状態となる。この場合、1個当りのオン状態のメモリセル電流が50 μ Aと仮定すると、ソース線SLに流れる総オンセル電流が25 μ Aの過大電流値となる。

[0014]

以上の説明は、全てオフセルの読み出しに続いて全てオンセルの読み出しと言う極端な例で行ったが、ある程度の数のオフセルの読み出しに続いてある程度の数のオンセルの読み出しが行われる場合には、同様にオンセルを介してソース線 SLに大きな電流が流れることに起因するソース線レベルの浮き現象が生じる可能性は大きい。

[0015]

【発明が解決しようとする課題】

本来、オンセル読出し時、図21 (m)のIN電位が(n)のVREF電位以下迄降下すべきものが、上記理由により、(1)に破線で示すようにIN電位が

ほぼVDDレベル状態となる。この結果、データバスDBUSへの読出しデータが本来"1"であるべきものが"0"となり、オフセルデータとして誤読出しされるという問題が発生していた。

[0016]

このように、この従来例のメモリ混載MCU (memory control unit) では、 ソース線SLのレベル浮き起因でのオンセル誤読出しによるシステム不具合とい う致命的問題を発生していた。

[0017]

一例として、図22に示した等価回路におけるSLレベル浮き時の計算値を示す。

[0018]

ビット線のプリチャージ電位 Vbit=1. 0 V

オンセル1個の抵抗値RCL8=20k Ω

オンセル 5 1 2 個の合成抵抗値 R C L a 1 1 = 3 9 Ω

A 2 点 - S L - V S S 間寄生抵抗 R S L A = 3 0 0 Ω

A 2 点の電位= (R S L A / (R C L a l l + R S L A)) × V b i t = 0. 8 8 V

このようにA2点の電位が本来はVSSであるべきが0.88Vまで電位が上がってしまい、これが誤読み出しの原因となるといった問題がある。

[0019]

なお、寄生抵抗RSLAを小さくするためにはSL制御回路C2P中に用いられているトランジスタのチャンネル幅Wを大きくすることが考えられるが、このようにすることには限界があると共に、SLライン-VSS間の寄生抵抗を削減することは、マクロサイズ制約により、レイアウトの設計上困難を極めていた。

[0020]

そこでこの発明の目的は、読み出し時に、プリチャージされたビット線からメ モリセルを介してソース線SLに過大な電流が流入しないようにして、メモリセ ルからの誤読み出しを防止するように構成したメモリ回路を提供することにある

[0021]

【課題を解決するための手段】

この発明のメモリ回路は、複数のメモリセルと、前記複数のメモリセルに夫々接続された複数のビット線及び複数のワード線を有し、アドレス信号に応じて前記複数のメモリセルから所定のメモリセルを選択するためのアクセス回路と、読み出しモード時に前記アクセス回路により選択されたメモリセルに接続されているビット線をプリチャージするプリチャージ回路と、前記選択されたメモリセル以外の非選択メモリセルに接続されているビット線をデスチャージするデスチャージ回路とを具備することを特徴として構成されている。

[0022]

この構成により、メモリセルアレイ内の選択された全ビット線がプリチャージされるとともに非選択メモリセルに接続された全てのビット線はリセット、即ちデスチャージされるので、選択された同一ワード線に繋がるオンセル状態のメモリセルの読出し時にもソース線に流入する電流量は少なく、ソース線電位が大きく浮くことがなく、誤読み出し防止が可能となるとともに、隣接するビット線間の容量カップリングによる誤読み出しを防止でき、特に、大容量メモリでの安定な読出し動作を実現可能としたメモリ回路を提供することができる。

[0023]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。図 1 は、本発明の一実施形態に係る F L A S H - E 2 P R O M 回路構成の一例を示す図である。本実施形態の回路は、クロック同期方式の F L A S H - E 2 P R O M 回路内の読み出し系の回路部分のみを示しており、書込み/消去系の回路は省略している

[0024]

この図1に示した実施形態のFLASH-E²PROM回路は、制御回路C1、パワーセーブのためのバイアス発生回路CP、読出し用セレクタ制御回路である第1カラムデコーダDC1、ビット線を選択するためのカラムセレクタ用の第2カラムデコーダDC2、メモリセル選択のためのロウデコーダDR、ビット線

の電位制御のためのリセット回路RS、ソース線SLの制御回路C2、およびメモリセルアレイを構成する16個のメモリブロック群B0~B15から構成されている。

[0025]

また、図1において上記メモリブロック群は、各々が32本のビット線を有する16個のブロックB0~ブロックB15の集合で構成されているが、このブロック数及びビット線数は必要に応じて決定される。この実施形態では512×512のメモリセルが16ブロックに分割された構成を有する。

[0026]

以下、メモリブロックB15を例にとりその構成を説明する。

[0027]

制御回路C1には、図13(b)のクロック信号CLKと逆極性の図13(d)のプリチャージ制御信号PRCVINおよびシステム読出制御信号OEとが供給される。これらの信号に基づいて制御回路C1は読み出し指示信号CSRDおよびプリチャージ信号PRCVを出力する。読み出し指示信号CSRDはメモリブロックB15のデータ出力用のバッファ回路Bに出力指示信号として供給されるとともに、他のメモリブロックB14-B0に同様に設けられているデータ出力バッファ回路にも同様に供給される。また、プリチャージ信号PRCVは、メモリブロックB15のプリチャージトランジスタT1のゲートにプリチャージ指示信号として供給されるとともに、他のメモリブロックB14-B0の対応するプリチャージトランジスタにも同様に供給される。

[0028]

メモリブロックB15内には更に、前記のプリチャージトランジスタT1を介してプリチャージ電源であるVDD電源に直列に接続されたバイアストランジスタT2が設けられ、このバイアストランジスタT2には読出し用セレクタトランジスタT30乃至T33が並列に接続される。

[0029]

トランジスタT1、T2間の接続ノードはセンス回路Sのセンス入力端INに接続され、センス回路Sは、図13(e)に示したセンスイネーブル信号SEN

9/

に基づいて入力信号のセンス動作を行い、センス出力〇UTをデータ出力バッファ回路Bを介してデータバスDBUS15に出力する。他のメモリブロックB14-B0も同様に構成される。

[0030]

バイアストランジスタT2のゲートには、パワーセーブ信号PSVに応じてバイアス発生回路CPから発生されるバイアス信号BIASが供給され、このトランジスタT2がオンとなる。このバイアストランジスタT2は各々のメモリブロックB15~B0に1個づつ設けられており、パワーセーブ信号PSVがオフの時に、このバイアス信号BIASにより16個のバイアストランジスタが同時にオンとなり、夫々VDD電源に接続されることになる。

[0031]

メモリブロックB15において、バイアストランジスタT2は4個の選択トランジスタT30~T33に共通に接続される。ただし、ここではトランジスタT32は省略されている。これらのトランジスタT30~T33のゲートには第1カラムデコーダDC1からの選択信号SR0~SR3が夫々供給されてオン状態となる。第1カラムデコーダDC1にはアドレス信号A2,A3が読み出し制御信号RDとともに供給され、アドレス信号A2,A3の内容により選択的にオン状態とされる。

[0032]

これらの選択トランジスタ $T30\sim T33$ は他のメモリブロックB14からB0にも同様に設けられていて、第1カラムデコーダDC1からの選択信号SR0 $\sim SR3$ によりアドレス信号A2、A3の組み合わせに従ってブロック全体では16 個づつのトランジスタが順次オン状態となる。

[0033]

選択トランジスタT30には8個のカラムセレクタトランジスタT400~T407が並列に接続され、同様に、選択トランジスタT31には8個のカラムセレクタトランジスタT408~T415が接続される。同様に、選択トランジスタT32、T33にも、図示しないが、夫々8個のカラムセレクタトランジスタが接続される。このようにして、このメモリブロックB15では、4個の選択ト

ランジスタT30~T33の夫々により一度に8個づつのカラムセレクタトランジスタがVDD電源に接続されるようになる。

[0034]

他のメモリブロックB14からB0においても同様に、第1カラムデコーダDC1の出力信号SR0~SR3によりそれぞれ4個の選択トランジスタが順次オンになり、これにより32個のカラムセレクタトランジスタの内の8個が順次VDD電源に接続されるようになる。

[0035]

メモリブロックB15において、選択トランジスタT30に接続されたカラムセレクタトランジスタT400~T407のゲートには、3ビットのアドレス信号A4~A6を受けて動作する第2カラムデコーダDC2からの8個の選択信号S0~S7が供給されて、順次オン状態となる。カラムセレクタトランジスタT400~T407は夫々ビット線B0~B7に接続されている。

[0036]

同様に、選択トランジスタT31に接続されたカラムセレクタトランジスタT408~T415のゲートには、第2カラムデコーダDC2からの8個の選択信号S0~S7が供給されて、順次オン状態となる。カラムセレクタトランジスタT408~T415は夫々ビット線B8~B15に接続されている。

[0037]

残りの選択トランジスタT32、T33についても同様に、夫々8個のカラムセレクタトランジスタが接続され、夫々のゲートには第2カラムデコーダDC2からの8個の選択信号S0~S7が供給されて順次オン状態となる。これらのカラムセレクタトランジスタも夫々8本のビット線に接続されている。

[0038]

従って、メモリブロックB15においては、例えば第2カラムデコーダDC2の1つの選択信号S0によりカラムセレクタトランジスタT400、T408を含む4個のトランジスタがオンとなる。しかしながら、対応する選択トランジスタT30~T33は同時にオンにならず、アドレス信号の内容によりそのいずれか1つしかオンとならないから、結局、1つのブロックB15では、ビット線b

0、b8を含む4本のビット線の内の1本のみがVDD電源に接続されてプリチャージされることになる。他の選択信号S1~S7についても同様となる。

[0039]

他のメモリブロックB14~B0についても同様に、第1カラムデコーダDC1の出力SR0~SR3によりオン状態となるのは1つのメモリブロック当たり1個の選択トランジスタであるから、第2カラムデコーダDC2により選択されてVDD電源でプリチャージされるのは各メモリブロック当たり1本のビット線ということになる。従って、メモリセルアレイ全体では合計で16本のビット線がプリチャージされるのみとなる。

[0040]

ブロックB15において、ビット線b0~b15は第1のメモリセル群CEL1~CEL15を介してソース線SLに接続されるとともに、並列に接続された第2のメモリセル群CEL0X~CEL15Xを介してソース線SLに接続される。従って、例えばビット線b0に対してメモリセルCEL0およびメモリセルCEL0Xが並列接続、即ちオア接続されていることになる。

[0041]

メモリブロックB15内の図示しない残りの16本のビット線についても、又、他のメモリブロックB14~B0における全てのビット線についても同様に1本のビット線に対して2個のメモリセルがオア接続されている。ここで、用いられているメモリセルはフローティングゲートとコントロールゲートとを有するMOS構造の不揮発性のメモリセルである。

[0042]

メモリブロックB15において、第1のメモリセル群CEL0~CEL15の 夫々のコントロールゲートはロウデコーダDRに接続されたワード線WLn-1 に共通に接続され、第2のメモリセル群CEL0X~CEL15Xのコントロー ルゲートは共通にワード線WLnに接続されている。

[0043]

ロウデコーダDRは12ビットのアドレス信号A7~A18とともに制御信号 CNTおよび前述のプリチャージ信号PRCVを受け、ロウ方向のアドレス指定 信号、即ちメモリセル選択信号を複数のワード線に送出する。この実施形態ではワード線の総数は512本であるが、図1ではこのうち2本のワード線WLnー1、WLnのみ示されている。同様にして、ロウデコーダDRのデコード出力が512本のワード線に選択的に送出され、メモリブロックB15~B0に供給される。

[0044]

メモリブロックB15において、ビット線b0~b7は夫々デスチャージトランジスタTR0~TR7を介してVSS電源、即ち接地電位に接続される。これらのデスチャージトランジスタTR0~TR7は、リセット回路RSからのリセット信号RST0~RST7が供給されたときにオンとなるように設定されている。リセット回路RSは3ビットのアドレス信号A4~A6ならびにリセット制御信号RSTCNTを受けてリセット信号RST0~RST7を選択的に出力するものである。

[0045]

同様に、ビット線b8~b15はデスチャージトランジスタTR8~TR15を介してVSS電源に接続される。これらのデスチャージトランジスタTR8~TR15は夫々デスチャージトランジスタTR0~TR7に対応してリセット信号RST0~RST7によりオンとなるように接続されている。例えば、リセット信号RST0によりデスチャージトランジスタTR0、TR8が同時にオンとなる。しかしながら、後で説明するように、第2カラムデコーダDC2により選択されるビット線選択トランジスタと同じビット線に接続されているデスチャージトランジスタとは互いにオン、オフ動作が逆になるように構成されている。例えば、ビット線b0が選択トランジスタT400のオンにより選択されるときは、デスチャージトランジスタTR0はオフとなるように制御される。

[0046]

メモリブロックB15において、選択トランジスタT33を含む2個の選択トランジスタに夫々接続された合計16本のビット線もビット線b0~b15と同様にリセット信号RST0~RST7によりオン、オフ制御される。従って、例えばリセット信号RST0が出力されると、デスチャージトランジスタTR0、

TR8を含む合計四個のデスチャージトランジスタがオンされ、対応する四本の ビット線がVSS電位に接続されることになる。

[0047]

従って、全てのメモリブロック $B15\sim B0$ においては、1つのリセット信号、例えばリセット信号RST0が出力されると、1つのメモリブロック当たり4個のデスチャージトランジスタがオンとなるから、合計64個のデスチャージトランジスタがオンとなる。

[0048]

前述したように、第2カラムデコーダDC 2からの1つの選択信号に対応するリセット発生回路RSからの1つのリセット信号はオフとなるので、8個のリセット信号RST0~RST7のうちの残りの7個のリセット信号がオンとなるので、512本のビット線のうち、64本のビット線を除く残りのすべてのビット線がVSS電位に接続されることになる。

[0049]

しかしながら、このオフとなるデスチャージトランジスタに接続された64本のビット線のうちで読み出し時にプリチャージされるのは前述のように16本のみである。これに付いては後で詳細に説明する。

[0050]

ロウデコーダDRに供給された制御信号CNTは制御回路C2にも供給され、制御回路C2はこの制御信号CNTに応じてソース線SLを電源VSSに接続する。

$[0\ 0\ 5\ 1]$

この実施の形態では、メモリブロックB15において32本のビット線b0~b32に対して32個のデスチャージトランジスタが用いられ、他のメモリブロックB14~B0も同様に構成されている。

[0052]

ここで、図2ないし図9を参照して、図1に示した制御回路C1、プリチャージ制御回路CP、第1カラムデコーダDC1、第2カラムデコーダDC2、ロウデコーダDR、リセット回路RS、制御回路C2、およびセンス回路Sの夫々の

構成例を詳細に説明する。上記したように、夫々の回路は夫々所定の信号を出力し、これらの信号がメモリブロック群B15~B0に入力されるものであるが、ここでは一例として、上記夫々の回路とメモリブロックB15とを関連させ、以下説明する。

[0053]

図2に示す制御回路C1は、バッファNV1およびNV2を有している。プリチャージ制御信号PRCVINは、バッファNV1を介し、プリチャージトランジスタT1のゲート、センス回路Sの入力端子およびロウデコーダDRに入力されるプリチャージ信号PRCVとして出力されている。

[0054]

また、システム読出制御信号OEは、バッファNV2を介し読出指示信号CSRDとして出力されている。上記読出指示信号CSRDは、図1のデータ出力用のバッファ回路Bに入力されている。つまり、上記システム読出制御信号OEがHIGHレベルの時、上記データ出力のバッファ回路Bの出力端子からの信号DBUS15がシステムバスDBUSに出力されることになる。

[0055]

図3に示すバイアス発生回路CPは、パワーセーブ信号PSVが供給されるインバータCNVLおよび、このインバータCNVLの出力信号が供給されるP型トランジスタTL1およびN型トランジスタTL4を有している。更に、バイアス信号BIASを出力する出力ノードとVSS電源間には2個のN型トランジスタTL2、TL3が夫々ドレイン・ゲート間が接続された状態で直列に接続される。P型トランジスタTL1の一端はVDD電源に接続され、他端は出力ノードに接続される。

[0056]

Hレベル状態のパワーセーブ信号 P S V が入力されると、インバータ C N V L の L レベル状態の出力により P 型トランジスタ T L 1 がオンとなり、 N 型トランジスタ T L 4 がオフとなる。これにより出力ノードからはバイアス信号 B I A S が出力され、図 1 のトランジスタ T 2 はオンとなり、プリチャージ用の V D D 電源からの電圧が選択トランジスタ T 3 0 \sim T 3 3 E に供給される。パワーセーブ信

号PSVがLのときは出力ノードがLとなり、トランジスタT2はオフとなり、 プリチャージ電圧は供給されず、パワーセーブモードとなる。

[0057]

図4に示す第1カラムデコーダDC1は、2入力デコーダDEC1およびこのデコーダDEC1の出力を受ける4個のAND回路2AD0~2AD3を有している。この2入力デコーダDEC1は、2ビットのアドレス信号A2、A3をデコードする。夫々デコードされた信号と読み出し制御信号RDは、AND回路2AD0~2AD3に供給される。AND回路2AD02AD3の出力端子からは、読み出し用セレクタトランジスタT30ないしT33のゲートに送る選択信号SR0~SR3が出力される。

[0058]

更に、図5に示す第2カラムデコーダDC2は、3入力デコーダDEC2およびこのデコーダDEC2の出力信号のレベル変換を行う8個のレベルシフタLVSS0~LVSS7を有している。

[0059]

第2カラムデコーダDC2への入力信号として、3ビットのアドレス信号A4~A6が入力されると、3入力デコーダDEC2によってデコードされ、その出力端子"0"~"7"に8個の出力が現れる。上記デコードされたアドレス信号は、夫々必要に応じてレベルシフタLVSS0~LVSS7に入力され、夫々レベルシフトされた信号S0~S7は、図1のビット線b0~b15を含む32本のビット線を選択するカラムセレクタトランジスタT400~T415を含む32個のカラムセレクタトランジスタのゲートに送る信号として出力される。

[0060]

又、ロウデコーダDRは、例えば図6に示すように、メインデコーダMDEC、サブデコーダSDECおよびサブデコーダ制御回路SDECCNTとを有している。メインデコーダMDECには9ビットのアドレス信号A10~A18が供給されてデコードされ、3ビットのアドレス信号A7~A9がサブデコーダ制御回路SDECCNTによって夫々デコードされている。

[0061]

このサブデコーダ制御回路SDECCNTには更に制御回路C1からのプリチャージ信号PRCVが供給され、更に、制御信号CNTがメインデコーダMDECおよびサブデコーダ制御回路SDECCNTに共通に供給される。制御信号CNTは、これらのメインデコーダMDECおよびサブデコーダ制御回路SDECCNTからの信号を外部に出力するか否かを制御する信号である。

[0062]

なお、メインデコーダMDEC、サブデコーダSDEC、およびサブデコーダ 制御回路SDECCNTの電源端子には夫々、VSWレベルの電源電圧およびV BBレベルの電源電圧が供給されている。ここで、VSWレベルはVDDレベル よりもわずかに高いレベルの電圧である。

[0063]

メインデコーダMDECによってデコードされたn個、例えば512個のデコード信号MInは、コントロール信号CNTによって制御されてサブデコーダSDECに出力される。

[0064]

又、アドレス信号A7~A9、制御信号CNTおよび制御回路C1の出力信号であるプリチャージ信号PRCVが入力されているサブデコーダ制御回路SDECNTからのm個、例えば8個の出力信号BImは、アドレス信号A7~A9のデコードされた信号であり、プリチャージ信号PRCVおよびコントロール信号CNTによってその出力状態が決定される。

[0065]

メインデコーダMDECの出力信号MInおよびサブデコーダ制御回路SDECNTの出力信号BImはサブデコーダSDECに入力され、ワード線選択信号WL0~WLnはメインデコーダMDECからのデコード出力信号MInと同じ数n、例えば512個の信号としてサブデコーダSDECから出力される。つまり、サブデコーダSDECは入力信号BImをセレクト信号MInによって選択して出力するスイッチ回路である。

[0066]

サブデコーダSDECからのワード線選択信号WL0~WLnはメモリセルのゲートに入力される。図1の例では、ワード線選択信号WLn-1は、メモリブロックB15内ではメモリセルCEL0~CEL15を含む32個のメモリセルのゲートに供給され、ワード線選択信号WLnはメモリセルCEL0X~CEL15 Xを含む32個のメモリセルに供給される。メモリセルアレイでは、ワード線選択信号WLn-1はすべてのブロックB15~B0内の512個のメモリセルに供給される。

[0067]

図1に示すりセット回路RSは、例えば図7に示すように、3ビットのアドレス信号A4~A6が入力される3入力デコーダDEC3と、この3入力デコーダDEC3からの8個のデコード出力を夫々反転するインバータRIV0~RIV7と、これらのインバータRIV0~RIV7の出力とリセット制御信号RSTCNTとのアンド出力を得るためのAND回路RAD0~RAD7とを有している。このインバータRIV0~RIV7により、リセット発生回路RSからの出力リセット信号は第2カラムデコーダDC2のカラムセレクト信号と極性が逆となっている。

[0.068]

即ち、3入力デコーダDEC3からのデコード出力信号は、夫々所定のインバータRIV0~RIV7を介しAND回路RAD0~RAD7の一方の入力端子に入力されている。AND回路RAD0~RAD7の他方の入力端子には、デスチャージ許可信号であるリセット制御信号RSTCNTが夫々入力されている。AND回路RAD0~RAD7の出力端子から出力されるリセット信号RST0~RST7の夫々は、ビット線のデスチャージトランジスタTR0~TR15を含む512個のデスチャージトランジスタのうちの64個のトランジスタのゲートに送る信号として夫々出力される。

[0069]

図1に示す制御回路C2は、例えば図8に示すように、制御信号CNTがゲートに供給されるNチャネルトランジスタTNSLおよび抵抗RSLを有している。トランジスタTNSLのソースは電源VSSに接続され、ドレインは抵抗RS

Lを介して図1のソース線SLに接続される。

[007.0]

図8において、制御信号CNTがHレベルの時にNチャネルトランジスタTN SLはオンとなり、ソース線SLは抵抗RSLを介してVSS電源と接続される。ここで、NチャネルトランジスタTNSLのチャネル部のW/L比率は、例えば500/0.7となるように、即ちWがある程度大きくなるように形成されている。しかし、上記W/L比率は、ソース線SLをVSSレベルとする際に支障をきたさない程度のW/L比率の一例であり、この実施の形態ではビット線のデスチャージ電流がソース線SLに流れ込む量が少ないので、W/L比率、即ちWはそれほど大きな値である必要はなく、この条件の範囲であればどのような値でもよい。

[0071]

ここで、例えば抵抗RSLの抵抗値は280 Ω に、NチャネルトランジスタTNSLのON状態時の抵抗RONは20 Ω に設定されている。つまり、抵抗RSLとトランジスタTNSLのオン抵抗RONの合成抵抗は300 Ω である。しかしながら、この合成抵抗値はこの実施形態によりソース線に流れるデスチャージ電流によるソース線の電位の浮きが読み出しエラーを生じない程度の一定の抵抗値であれば良く、必ずしも300 Ω と設定する必要はない。

(0072)

図1に示すセンス回路Sは、図9に示すように、センスアンプSAと、このセンスアンプSAに基準電圧VREFを供給するための基準電圧発生回路RGおよびセンスアンプSAの出力信号が供給されるフリップフロップ回路FFとを有している。

[0073]

基準電圧発生回路RGの入力端子ENには、図10に示すように、制御回路C1の出力信号であるプリチャージ信号PRCVが入力されており、その出力端子OUTからは基準電圧VREFが出力され、センスアンプSAの基準電圧端子VREFに供給される。

[0074]

センスアンプSAには基準電圧端子VREFの他、VINおよびENの入力端子を設けている。センスアンプSAの入力端子VINには、後述するビット線からのデータ読み出しの入力信号INが入力されている。他の入力端子ENには、センスイネーブル信号SENが入力されている。センスアンプSAの出力端子QNおよびQは、フリップフロップ回路FFのセット、リセット入力端子SNおよびRNと夫々接続されている。フリップフロップ回路FFの出力端子Zからは、センス回路Sの出力信号OUTが出力される。この出力信号OUTは、図1のデータ出力のバッファ回路Bに入力されている。

[0075]

次に図10万至図12を参照して、センス回路Sを構成する基準電圧発生回路 RG、センスアンプSAおよびフリップフロップ回路FFの回路構成の夫々一例 を説明する。

[0076]

図10に示す基準電圧発生回路RGは、互いに直列に電源VDD、VSS間に接続されたPチャネルトランジスタTRP1~TRP3およびNチャネルトランジスタTRN1を有している。規準電圧発生回路RGの入力端子ENに入力されたプリチャージ信号PRCVは、トランジスタTRP1およびTRN1のゲートに供給され、トランジスタTRP1、TRP2の接続ノードから出力端子OUTに基準電圧VREFが出力される。即ち、図10の回路では、プリチャージ信号PRCVがオフ、即ちLレベルの時のみ、出力端子OUTから正の基準電圧VREFが出力されてセンスアンプSAに供給されることになる。

[0077]

センスアンプSAは図11に示すように、PチャネルトランジスタTNP1~TNP5とNチャネルトランジスタTNN1、TNN2とより構成されている。 基準電圧入力端子VREFには、基準電圧発生回路RGからの出力である電圧VREFが入力されている。また、入力信号INおよびSENは、センスアンプSAの入力端子VINおよびENに夫々入力されている。

[0078]

図11において、センスイネーブル信号SENは、PチャネルトランジスタT

NP3~TNP5のゲートに入力されており、同じくPチャネルトランジスタTNP4、TNP5のソース側に入力されている信号INおよびVREFの導通/非導通を制御している。つまり、センスイネーブル信号SENがLレベルの時にこれらのトランジスタTNP3~TNP5が導通し、トランジスタTNP1、TNN1で構成されたインバータおよびトランジスタTNP2、TNN2で構成されたインバータに電源電圧VDD、VSSが供給される。これらの2個のインバータでラッチ回路が構成される。

[0079]

トランジスタTNP5がオンになると、センスアンプSAからのQ出力によりフリップフロップFFがリセットされるとともに、基準電圧VREFによりトランジスタTNP2がオフ、トランジスタTNN2がオンとなる。これにより、トランジスタTNP1がオン、トランジスタTNN1がオフとなる。したがって、この状態がこれらのトランジスタTNP1, TNP2, TNN1, TNN2によりラッチされる。

[0080]

この状態で、例えばメモリセルからのHレベルの読み出し信号INが入力端子 VINに供給されると、フリップフロップFFにHレベルのQN信号が送られて セット状態とするとともに、トランジスタTNP1がオフ、TNN1がオン、T NN2がオフ、TNP2がオンとなり、この状態がラッチされる。この結果、フ リップフロップ回路FFからはセンス回路Sからのセンス出力として信号OUT が図1の出力バッファ回路Bに供給される。

$[0\ 0\ 8\ 1]$

なお、図12に示すように、フリップフロップ回路FFは、2個のナンド回路 NANDF1およびNANDF2を有している。リセット入力端子RNは、ナンド回路NANDF1の一方の入力端子と接続され、セット入力端子SNは、ナンド回路NANDF2の一方の入力端子と接続されている。図示するように、ナンド回路NANDF1の出力はナンド回路NANDF2の他方の入力端子に供給され、ナンド回路NANDF2の出力端子はフリップフロップ回路FFの出力端子 Zと接続されるとともに、他方のナンド回路NANDF1の他方の入力端子に接

続されている。出力端子 Z からの出力信号 O U T は、データ出力バッファ回路 B の入力端子に入力されている。

[0082]

次に、図13のタイムチャートを参照して図1のメモリ回路の動作を詳細に説明する。ここで、ロウデコーダDRに接続されたワード線WLn-1がROMアドレスA0に相当するものとし、このワード線WLn-1により選択される512個のメモリセルが全てオフセル("0")であるとする。また、ワード線WLnがROMアドレスB8に相当するものとし、このワード線WLnにより選択される512個のメモリセルが全てオンセル("1")であるとする。以下、この条件で、ROMアドレスA $0 \rightarrow$ ROMアドレスB8の順番で読出しを行った場合についての読出しモードに関して説明を行う。

[0083]

即ち、上記ワード線WLn-1に繋がるROMアドレスA0のメモリセルがメモリセルアレイ内で全部で512個あり、これらのすべてのメモリセルが全てオフセルである。また、図1で示したこの発明の実施形態では、ROMアドレスA0時には、第1カラムデコーダDC1の出力SR0によりメモリブロックB15では選択トランジスタT30のみオンとなり、第2カラムデコーダDC2の出力によりカラムセレクタトランジスタT400のみオンとなるものとする。このため、メモリブロックB15ではビット線b0のみプリチャージの対象となり、メモリセルCEL0のみ読み出しの対象となる。

[0084]

同様に、ブロックB0~B14においても、メモリブロックB15のビット線b0に該当するビット線に繋がる上記メモリセルCEL0に該当するメモリセルのみ読み出しの対象となる。つまり、ROMアドレスA0の間は、1メモリブロック当たり1ビット、つまり16個のメモリブロックでは16ビット分だけオフセルに繋がる16本のビット線が選択されることになる。

[0085]

一方、上記ワード線WLnに繋がるROMアドレスB8の512個のメモリセルは、全てがオンセルであるものとする。ワード線WLn-1により選択される

オフセルの場合と同様に、ワード線WLnによるオンセル選択時、この実施形態では、ROMアドレスB8によりメモリブロックB15では第1カラムデコーダDC1により選択トランジスタT31が選択され、第2カラムデコーダDC2によりトランジスタT408が選択される。このため、ビット線b8に接続されたメモリセルCEL8Xのみが選択される。

[0086]

同様に、メモリブロックB0ないしB14においても、ビット線b8に該当する夫々のビット線に繋がるメモリセルが一つづつ選択される。つまり、選択されたオンセル状態のメモリセルに繋がる16ビット分に対応して16本のビット線のみがプリチャージされることになる。

[0087]

このように、全てオフ状態のメモリセル→全てオン状態のメモリセルを読み込む場合について、以下、図1および図13を用いてその回路動作について更に詳細に説明する。

[0088]

ROMアドレスA0におけるオフセル状態のメモリセルCEL0を読み出す動作から説明する。この読み出しモードにおいては、図13(a)に示すようにリセット発生回路RSに供給されるリセット制御信号RSTCNTはHレベルとなっている。この状態で、図13(b)のシステムクロックCLKの時点t1からt3までの1周期が図13(c)のアドレス信号A18~A2により指定されたROMアドレスA0を読み出す期間である。この期間において、図13(c)に示すアドレス信号A2ないしA18は、メモリセルCEL0を読み出すために必要な内容となっている。

[0089]

読出しモードにおいては、予め決められている信号として、図13 (a) のリセット制御信号RSTCNTとともに、図13 (f) に示す読み出し制御信号RDも常時Hレベルの信号に設定されている。

[0090]

まず、図1の制御回路C1には、クロック信号CLKの反転信号である図13

(d)に示すプリチャージ制御信号 PRCVINが供給される。このプリチャージ制御信号 PRCVINは図 2のバッファNV1を介してプリチャージ信号 PRCVEしてロウデコーダ DRに供給されるとともにレベルでプリチャージトランジスタ T1のゲートに入力される。このため、上記プリチャージトランジスタ T1はプリチャージ信号 PRCVが LVベルの時点 $t1\sim t2$ の期間に導通状態となり、センス回路 Sの入力 INとして HVベル信号が供給される。この時、制御回路 C1 に供給されるシステム読出制御信号 OE は図 I(s) に示すように時点 $t1\sim t3$ の間は LVベルとなっている。従って、読出指示信号 CSRD も図 I(t) に示すように LVベルとなっている。

[0091]

[0092]

一方、図13(g)に示すように、第2カラムデコーダDC2から出力される信号S0はHレベルとしてカラムセレクタトランジスタT400のゲートに入力し、信号S1ないしS7はLレベルとしてカラムセレクタトランジスタT401~T407のゲートに入力することで、カラムセレクタトランジスタT400のみ導通状態となる。このカラムセレクト信号S0は図13(c)、(g)に示すように、時点t1からt5までのシステムクロックCLKの2周期分、即ち、ROMアドレスA0、B8の双方の読み出し期間中Hレベルとなっている。

[0093]

以上のように、プリチャージトランジスタT1、選択トランジスタT2、読み出し用セレクタトランジスタT30およびカラムセレクタトランジスタT400

のいずれもが導通状態となる。これにより、プリチャージトランジスタT1のドレイン側のプリチャージ電源VDDは、トランジスタT1、T2、T30およびT400を介して所望のビット線b0に接続され、このビット線b0がVDD電 圧にプリチャージされることになる。つまり、ROMアドレスA0 読出しのビット線のプリチャージ期間は、図13(b)に示すようにクロック信号CLKの時点 $t1\sim t2$ 、または時点 t3から t40 Hレベルの時に行なわれる。

[0094]

ここで、メモリブロックB15において、図13(k)に示すように、リセット発生回路RSから出力されるリセット信号RST0は選択信号S0と逆極性の Lレベルであるから、このリセット信号RST0が供給されるビット線デスチャージトランジスタTR0、TR8を含むメモリブロックB15内の4個のデスチャージトランジスタはオフである。従って、これらのデスチャージトランジスタ が接続されたビット線では電位の変化はなく、プリチャージされた電位はそのまま保持される。

[0095]

一方、上記ビット線ディスチャージトランジスタTR0、TR8を含む4個のデスチャージトランジスタを除く、他のビット線ディスチャージトランジスタのゲートには、リセット発生回路RSのHレベルの出力信号RST1~RST7が入力されている。従って、これらのHレベルのリセット信号が供給されるデスチャージトランジスタは全て導通し、これらのデスチャージトランジスタに接続されたビット線は全てVSS電位に固定される。

[0096]

この状態は16個のメモリブロック $B15\sim B0$ で同様であるから、図13(i)の時点 $t2\sim t3$ までのワード線WLn-1におけるROMアドレスA0選択によるHレベル期間までに、ROMアドレスA0により選択されたビット線0を含む16本のビット線のみプリチャージされる。即ち、これらの16本のビット線以外のビット線496本全てがプリチャージされないか、あるいはVSSレベルに固定となる。

[0097]

例えば、メモリブロック15においては、ビット線b0、b8を含む4本のビット線を除く28本のビット線がVSS固定レベルとなる。但し、ROMアドレスA0で選択されたビット線b0以外の3本のビット線はROMアドレスA0時にはプリチャージされないので、デスチャージ操作を受けなくても何ら差し支えない。

[0098]

その後、クロック信号CLKが時点 t 2 においてH レベルからL レベルに変わると、ワード線WLn-1 からメモリセル $CEL0\sim CEL15$ を含む 3 2 個のメモリセルには、図1 3 (i) に示すように、H レベルの信号が入力される。

. [0099]

ここで、メモリブロックB15内で1本だけプリチャージされたビット線b0に繋がるメモリセルCEL0は、オフ状態であり、ディスチャージトランジスタTR0もオフ状態のため、ビット線b0はプリチャージされたVDDレベルのHレベルに保持される。この時、選択トランジスタT30に接続されたビット線b1~b7の選択トランジスタT401~T407はすべてオフ状態である。従って、センス回路Sの入力端VINに入力されているHレベルには変動がない。

[0100]

この状態で、同じくセンス回路Sの入力端ENに図13(e)に示すセンスイネーブル信号SENが入力されると、このセンスイネーブル信号SENがHレベルの時のみ、センス回路Sは、図13(p)に示す読み出し信号INを取り込み、信号INの反転信号OUTを出力端2からバッファ回路Bに向けて出力する。つまり、期間t2~t3のようにクロック信号CLKのLレベルの時は、ワード線WLn-1に選択信号を流すことによって行なわれるメモリセルの読出しデータをプリチャージ制御信号PRCVIN(即ちプリチャージ信号PRCV)の反転により確定し、センスイネーブル信号SENにタイミングを合わせたデータセンスが行なわれる。なお、図13(q)に示すように、基準電圧信号VREFは、センス回路Sの内部で作り出される信号であるが、図10で説明したようにセンス回路Sに入力される信号PRCVと相補の関係にある信号である。

$[0\ 1\ 0\ 1]$

このように、図13(r)に示すセンス回路Sから出力されるLレベル信号OUTは、データ出力のバッファ回路Bを介しシステムバスDBUS15に出力されるが、そのシステムバスDBUS15に出力するか否かは、図13(t)に示す読出指示信号CSRDによって制御され決定されている。つまり、読出指示信号CSRDの制御の下で、システムバスDBUS15にデータ出力のバッファ回路Bからの信号をメモリセルの読出しデータとしてシステムバスDBUS15に出力している。図13(u)に示すROMアドレスA0の読出しにおけるシステムバスDBUS15に流れる信号DBUS15は時点t1-t3ではLレベルであるが、これはオフ状態のメモリセルCEL0によって保持されたビット線b0のHレベルがセンス回路Sによって反転され、システムバスDBUS15に出力されるためである。

[0102]

ここで、図1に示すように、システムバスDBUS0ないしDBUS15はデータバスDBUSに接続されているが、実際、DBUSは16本あり、システム・バスDBUS0ないしDBUS15は夫々異なる16本のデータバスDBUSに接続されている。

[0103]

次に、ROMアドレスB8によって選択されたオンセル状態のメモリセルCEL8Xを読み出す動作について説明する。この読み出し動作は図13(b)のクロックCLKの時点t3~t5にかけて行われる。このROMアドレスB8を読み出す期間t3~t5において、図13(c)に示すアドレス信号A2~A18は、メモリセルCEL8Xを読み出すアドレス内容となっている。ROMアドレスB8の読出しも上述したROMアドレスA0の読出しと同じように行われる。

[0104]

先ず、ROMアドレスB8の読出し期間 $t3 \sim t5$ において、クロック信号CLKがHレベル時の期間 $t3 \sim t4$ における回路の動作を説明する。

[0105]

この期間 t 3 \sim t 4 では期間 t 1 \sim t 2 と同様に、プリチャージトランジスタ T 1 およびバイアストランジスタ T 2 は導通状態となる。図 1 3 (h) に示すよ

うに、第1カラムデコーダDC1から出力される信号SR1は、Hレベルとして 読み出し用セレクタトランジスタT31のゲートに入力し、信号SR0、SR2 およびSR3はLレベルとして読み出し用セレクタトランジスタT30、T32 およびT33のゲートに入力される。これにより、読み出し用セレクタトランジ スタT31のみ導通状態となる。

[0106]

この時、図13(g)に示すように、第2カラムデコーダDC2から出力される信号S0は、期間 t $1\sim$ t3に引き続いてHレベルとしてカラムセレクタトランジスタT408のゲートに入力し、信号S1ないしS7はLレベルとしてカラムセレクタトランジスタT409ないしT415のゲートに入力される。よって、カラムセレクタトランジスタT408のみ導通状態となる。

[0107]

以上のように、プリチャージトランジスタT1、バイアストランジスタT2、読み出し用セレクタトランジスタT31およびカラムセレクタトランジスタT408が選択的に導通状態となることで、プリチャージトランジスタT1のドレイン側のプリチャージ電源VDDは、トランジスタT1、T2、T31およびT408を導通させることになる。すると、トランジスタT408に接続されたビット線D8のみがプリチャージされることになる。

[0108]

[0109]

一方、メモリブロックB15において、ビット線ディスチャージトランジスタ TR0、TR8を含む4個のデスチャージトランジスタを除く、他のビット線デスチャージトランジスタのゲートには、リセット発生回路RSのHレベルの出力 信号RST1~RST7が入力される。従って、これらのHレベルのリセット信 号が供給されるデスチャージトランジスタは全て導通し、これらのデスチャージトランジスタに接続されたビット線は全てVSS電位に固定される。

[0110]

この状態は16個のメモリブロックB15~B0で同様であるから、図13(j)のt3~t4までのワード線WLnにおけるROMアドレスB8選択によるクロックCLKのHレベル期間までに、ROMアドレスB8により選択されたビット線b8を含む16本のビット線のみプリチャージされる。即ち、これらの16本のビット線以外のビット線496本全てがプリチャージされない状態に維持されるか、或いはVSSレベルに固定となる。

[0111]

つまり、ROMアドレスB8でのオンセル読出し時において、ROMアドレスB8の選択状態では、ビット線b8を含むプリチャージされたビット線16本以外のビット線496本がプリチャージされない低レベル或いはVSS固定レベルとなり、ROMアドレスB8のビット線の16本のみが、クロック信号CLKのHレベル期間にプリチャージされている。

[0112]

その後、図13(b)に示すクロック信号CLKがt4の時点でHレベルから Lレベルに変わると、ワード線WLnからメモリセルCEL0X~CEL15X を含む32個のメモリセルには、Hレベルの信号が入力される。ここで、プリチャージされたビット線b8に繋がるメモリセルCEL8Xは、オン状態である。 そのため、ビット線b8のプリチャージ電荷は放電し、VDDレベルのHレベルから低下し、最終的にメモリセルCEL8Xを介して接続されているソース線SLのVSSレベルに接地され、Lレベルとなる。

[0113]

このビット線電位のソース線SLレベルへの低下は選択された16本のビット線で同時に生じる。つまり、ROMアドレスB8読出し時にクロック信号CLKがHレベルからLレベルに変化する時、メモリブロックB0~B15におけるプリチャージされたビット線b8を含む総ビット線16本分のデスチャージ電流がソース線SLに流れることになる。この結果、図13(n)、(o)に示すよう

に、ソース線SLにおいて t 4 の時点において微小なソース線電流の増加および レベルの浮き現象が生じる。つまり、オン状態のメモリセルを介して16本のビット線からのデスチャージ電流がソース線SLに流れるが、16本と言う少数の ビット線からのみのため、VSSレベルのソース線SLのレベル浮きは微小である。

[0114]

このように、クロック信号CLKのLレベル期間($t4\sim t5$)にメモリセル CEL8 X等のオンセルによるスイッチングにより、プリチャージされたビット 線b8を含む16本のビット線がデスチャージされる。例えば、1個当りのオンセルによってソース線に流れる電流が 50μ A時、ソース線SLに16本のビット線から流れる総オンセル電流は、0.8mAの電流値となる。上記により、VSSレベルに固定されたソース線SLのレベル浮きは瞬時的かつ微小となりる。このため、ワード線WLn-1に繋がるセルが全てオフセル読出し \rightarrow ワード線WLn-1に繋がるセルが全てオフセル読出し \rightarrow ワード線WLn-1に繋がるセルが全てオフセル読出し+ワード線WLn-1に繋がるセルが全てオフセル読出し+ワード線WLn-1に繋がるセルが全てオンセル読出しモード時のソース線SLのレベル浮きによるオンセル読出しデータ"+1"の"+0"0"化け不良が無くなる。

[0115]

メモリブロックB15においては、ビット線b8がデスチャージされてLレベルとなると、Lレベルの信号がセンス回路Sの入力端VINに入力される。この時、センス回路Sの入力端ENに図13(e)に示すセンスイネーブル信号SENが入力されると、このセンスイネーブル信号SENがHレベルの時のみ、センス回路Sは、図13(p)に示す信号INを取り込み、図13(r)のように、増幅された信号INの反転信号OUTを出力端 Zから出力する。

[0116]

つまり、クロック信号CLKのLレベルの時($t4\sim t5$)は、ワード線WL n に信号を流すことによって得られるメモリセルの読出しデータを確定し、また、センスイネーブル信号SENによるデータセンスが行なわれる。

[0117]

このように、図13 (r)に示すセンス回路Sから出力される信号OUTは、 読出指示信号CSRDによって制御されたデータ出力のバッファ回路Bを介しシ ステムバスDBUS15に出力される。よって、図13(s)に示すシステム読出制御信号OEがLレベルの期間にメモリセルの読出しデータをシステムバスDBUS15に出力している。

[0118]

図13 (u) に示すROMアドレスB8の読出しにおけるシステムバスDBU S15に流れる信号DBUS15はHレベルであるが、これはオン状態のメモリセルCEL8XによってVSSレベルにされたビット線b8のLレベルがセンス 回路Sによって反転され、システムバスDBUS15に出力されるためである。

[0119]

以上のように、リセット発生回路RSによって読出し対象となるビット線以外をVSSレベルとなるように制御することで、512×512のメモリセルアレイ全体で読み出し時にディスチャージされる最大のビット線数を16本として、ソース線電流を最小限に抑え、ソース線の電位浮き現象による誤読み出しを防止できる。

[0120]

なお、上述のように、選択されたビット線に隣接するビット線をVSSレベルに固定するので、隣接ビット線間の容量カップリング干渉に起因したプリチャージトランジスタオフ後の、プリチャージされたビット線のダイナミックデータ"1"のレベル低下も防止できる。このため、オフセル読出しデータ"0"の"1"化け不良を無くす事ができる。

[0121]

図14には、上記ROMアドレスB8のように読出し対象のプリチャージされたビット線16本全でがオンセル状態のメモリセルに繋がっている場合の、メモリセルからソース線SLに至る回路の読出し時の等価回路を示している。図14において、参照符号BIT0~BIT15は、メモリブロックB0~メモリブロック15において夫々選択されたオンセル状態のメモリセルに繋がれたビット線を示している。抵抗RCL8は選択された読出し時のメモリセルの寄生抵抗を示すものである。

[0122]

下記にVSSレベルに固定されたソース線SLの図14中のメモリセルとの間のノードAにおけるレベル浮き時の電位の計算例を示す。

[0123]

各ビット線のプリチャージ電位 V b i t = 1.0 V

オンセル 1 6 個の合成抵抗値 R C L a l l = 1 2 5 0 Ω

A点-SL-VSS間寄生抵抗RSLA=300Ω

A点の電位= (RSLA/ (RCLall+RSLA)) * Vbit=0.1 9 V

このように、本発明の実施の形態ではソース線SLに流れる電流値が小さいので、図8に示した制御回路C2内のソース線SLのデスチャージ用のNチャネルトランジスタTNSLのチャネル幅Wのサイズを過大に大きくする必要が無くなると共に、ソース線SL-VSS間のレイアウトの設計が仕易くなる。

[0124]

図1に示した第1の実施形態では、ロウデコーダDRのワード線に繋がる不揮発性のメモリセルが E^2 PROMで形成されている例について説明した。更に、このメモリセルは例えばNOR型のMROM(mask ROM)で形成されてもよい。なお、この構成によると、制御回路 C^2 に該当する回路を予めVSS レベルに接地し、ソース線SLが常時VSS レベルとなるように構成することが可能となる。

[0125]

図15はロウデコーダDRaのワード線に繋がるメモリセルがNOR型のAl方式のMROMで構成された、この発明の第2の実施形態を示したものである。なお、図15において、図1に示した第1の実施の形態と同じ部分は省略し、或いは同一符号を付してその詳細な説明を省略する。

[0126]

図15においては、図1のロウデコーダDRの代わりにロウデコーダDRaで構成されている。このロウデコーダDRaには図1の実施形態と異なり制御信号 CNTは供給されていない。また、ソース線SLは、図1に示した制御回路C2の代わりに抵抗RSLを介してVSSレベルに直接に接地されている構成となっ

ている。

[0127].

図1のオフセルCEL0~CEL7の代わりに、図15の実施形態では、メモリセルCELN0~CELN7が、セレクタトランジスタTrd0~Trd7と組み合わせて用いられる。ここで、メモリセルCELN0~CELN7はいずれもNMOSトランジスタで構成され、そのソース、ドレイン間はアルミニウム(A1)により短絡されておらず、オフセル構成となっている。これらのメモリセルCELN0~CELN7は、夫々の対応するビット線b0~b7とソース線SLとの間に、セレクタトランジスタTrd0~Trd7と直列に接続されている。但し、実際には、メモリセルアレイ全体では例えば512個のメモリセルが同じオフセル構成となっているものとする。

[0128]

又、図1のオンセルCEL0X~CEL07Xの代わりに、図15ではメモリセルCELN0X~CELN7XがセレクタトランジスタTrdX0~TrdX7と組み合わせて用いられる。ここで、メモリセルCELN0X~CELN7XはいずれもNMOSトランジスタで構成され、そのソース、ドレイン間は、図15中に太い黒線で示したように、アルミニウム(A1)により短絡されており、オンセル構成となっている。メモリセルCELN0X~CELN7Xは、夫々の対応するビット線b0~b7とソース線SLとの間に、セレクタトランジスタTrdX0~X7と直列に接続されている。実際には、メモリセルアレイ全体では例えばX12個のメモリセルが同じオンセル構成となっているものとする

[0129]

このように、メモリセルCELNOX~CELN7Xとセレクタトランジスタ TrdX0~TrdX7との組み合わせ回路は、ソース線SLに対して、他方の メモリセルCELN0~CELN7とセレクタトランジスタTrd0~Trd7 との組み合わ回路と並列に接続され、NOR型メモリセル構成となっている。

[0130]

また、上記NOR型メモリセルCELN0~CELN7、セレクタトランジス

タTrd0~Trd7、セレクタトランジスタTrdX0~TrdX7およびNOR型メモリセルCELNX0~CELNX7の夫々のゲート部には、ロウデコーダDRaに接続されたワード線WLn-1、ブロック選択線Disn+1、ブロック選択線Disnおよびワード線WLnが夫々接続されている。

[0131]

尚、ワード線WLn-1に繋がるNOR型メモリセルCELN0~CELN7の夫々のソース/ドレイン間がオフ状態であることを図15では開放端子Off0ないしOff10な

[0132]

同じく、他方のNOR型メモリセルCELN0x~CELN7xについても同様であり、端子on0ないしon7は実際は形成されておらず、ソース/ドレイン間にアルミ配線が形成された状態である。つまり、NOR型メモリセルCELN0X~CELN7Xの夫々のゲートにHレベルの信号を入力しなくてもソース/ドレイン間は導通の状態であることを模式的に表している。

[0133]

ここで、図15のロウデコーダDRaの内部構成を図16に示す。図16に示すロウデコーダDRaは、アドレス信号A7~A18が供給されるデコーダDA と、このデコーダDAからのn+1個の出力がプリチャージ信号PRCVとともに供給される2入力AND回路2AND0~2ANDn、およびバッファV0~Vnを有している。

[0134]

アドレス信号A 7 ないしA 1 8 は、デコーダDAによってデコードされて、ワード線に供給されるべきロウアドレスの指定信号が生成される。このデコードされた信号は、2入力AND回路2AND0~2ANDnの一方の入力端と、バッファV0~Vnの入力端に入力されている。図1の制御回路C1からの出力信号

であるプリチャージ信号PRCVは、ロウデコーダDRa内において、2入力A ND回路2AND0~2ANDnの他方の入力端に入力されている。

[0135]

2入力AND回路2AND0~2ANDnの出力端から出力される信号は、選択線Dis0~Disnに接続されている。バッファV0~Vnの出力端から出力される信号は、ワード線WL0ないしWLnに接続されている。ビット線b0~b7は図1の場合と同様に、リセット回路RSの出力信号によって制御されるデスチャージトランジスタTR0~TR7を介して電源VSSに接続されるように構成される。

[0136]

ここで、図15に図示する実施形態のメモリ回路の動作を、メモリセルCEL N0→メモリセルCELN1Xの順に読み出す動作について以下説明する。なお 、図15に図示されていない回路部分は図1と同じに構成されているので、図1 も参照して説明する。

[0137]

まず、ビット線b0は、図13(b)のt1~t2の期間においてクロック信号CLKがHレベルの時、図1と同様に構成された図示しないプリチャージ電源によってプリチャージされる。

[0138]

この状態でクロック信号CLK、即ちプリチャージ信号PRCVが時点 t 2 においてLレベルに変わると、ロウデコーダDRaに接続された選択線Disnを流れる信号、ワード線WLnを流れる信号およびリセット発生回路RSからの出力信号RST0はLレベルとなり、ワード線WLn-1を流れる信号、選択線Disn-1を流れる信号および信号RST1ないしRST7はHレベルとなる。

[0139]

すると、セレクタトランジスタTrd0のソース/ドレイン間は導通状態となり、NOR型メモリセルCELN0が読出されることになる。しかし、NOR型メモリセルCELN0はオフ状態であり、また、ビット線ディスチャージトランジスタTR0もオフ状態のため、Hレベルに保持されたビット線b0のHレベル

の信号がセンス回路Sに入力されることになる。

[0140]

なお、NOR型メモリセルCELN0読出し時のクロック信号CLKがLレベルの時、他のビット線b1ないしb7は、夫々ビット線ディスチャージトランジスタTR1ないしTR7を介しVSSレベルに固定されている。

[0141]

次にメモリセルCELN1Xを読み出す際の動作について説明する。まずクロック信号CLKが、例えば時点t3においてLレベルからHレベルに変わると、ビット線b1はプリチャージされる。この状態でクロック信号CLKが時点t4でLレベルに変わると、ワード線WLn-1を流れる信号、選択線Disn-1を流れる信号および信号RST1はLレベルとなり、選択線Disnを流れる信号、ワード線WLnを流れる信号、信号RST0および信号RST2ないしRST7はHレベルとなる。

[0142]

すると、セレクタトランジスタTrdX1のソース/ドレイン間は導通状態となり、NOR型メモリセルCELN1xの記憶内容が読出されることになる。NOR型メモリセルCELN1xはオン状態であり、ビット線ディスチャージトランジスタTR1はオフ状態のため、ビット線b1のHレベルにプリチャージされた電位は、NOR型メモリセルCELN1xおよびセレクタトランジスタTrdX1を介しソース線に接続される為、結果としてビット線b1のレベルは降下され、VSSレベルに変化されることになる。よってLレベルに変化されたビット線b1のLレベルの信号がセンス回路Sに入力されることになる。また、NOR型メモリセルCELN1x読出し時のクロック信号CLKが例えば時点t4-t5においてLレベルの時、ビット線b0,b2ないしb7は、夫々ビット線ディスチャージトランジスタTR0、TR2ないしTR7を介しVSSレベルに固定されている。

[0 1 4 3]

上記回路動作において、NOR型メモリセルCELN1xを読出す際にも寄生 抵抗は存在する。しかし、プリチャージされるビット線は16本のみであるため 、16個のNOR型メモリセルの寄生抵抗の合成抵抗は、抵抗RSLに比べ微小である。よって、ソース線SLには16本のビット線からのみデスチャージ電流が流れるため、VSSレベル固定のソース線SLのレベル浮きが微小であることはいうまでもない。

[0144]

また、上記第2実施形態ではワード線に繋がるメモリセルをNOR型のMRO Mによって構成されているが、NAND型のMROMによって形成されてもよい。図17はその一例を示す実施形態のメモリ回路の一部を示す回路図である。尚、図17において、第1、第2の実施の形態と同じ部分は省略し、また、同一符号を用いてその詳細な説明を省略する。

[0145]

まず、図17においては、図15のロウデコーダDRaに代わってロウデコーダDRbで構成されている。又、図1のソース線SLに接続される制御回路2は、第2の実施の形態と同様に、抵抗RSLを介してVSSレベルに接地する構成に変わっている。

[0146]

また、例えばビット線 b 0 とソース線 S L との間には、選択トランジスタ T s 0 、N A N D 型メモリセル M a 0 ,選択トランジスタ T r d 0 が接続され、これらと並列に、選択トランジスタ T s 0 X 、N A N D 型メモリセル M b 0 ,選択トランジスタ T r d 0 X が接続される。

[0147]

同様に、各ビット線 b 1 乃至 b 7 とソース線 S L との間にも選択トランジスタ T s 1~T s 7、NAND型メモリセルM a 1~M a 7,選択トランジスタT r d 1~T r d 7が接続され、これらと並列に、選択トランジスタT s 1 X~T s 7 X、NAND型メモリセルM b 1~M b 7,選択トランジスタT r d 1 X~T r d 7 Xが接続される。メモリセルアレイ全体についても同様である。

[0148]

ここで、代表として、NAND型のメモリセルMa0を図18(a)に、NA ND型のメモリセルMb0を図18(b)に夫々示す。図18(a)、(b)に 示すように、NAND型メモリセルMa 0, Mb 0は夫々メモリセルトランジスタ8個が直列に接続された構成となっており、上記メモリセルトランジスタの夫々のゲート部にはワード線WL 0 ないしWL 7 からのセル選択信号が供給されるように接続されている。

[0149]

図18(a)に示す夫々のメモリセルトランジスタは、上記メモリセルトランジスタのゲート部にHレベルの信号が入力されるとオフ状態の出力を示す状態となるように、ソース/ドレイン間が全て非導通状態となっている。また、図18(b)に示す夫々のメモリセルトランジスタは、上記メモリセルトランジスタのゲート部にHレベルの信号が入力されるとオン状態の出力を示す状態となり、ソース/ドレイン間が全て導通状態となっている。

[0150]

つまり、図18(a)に示す夫々のメモリセルトランジスタは、夫々のゲートにHレベルの信号を入力してもソース/ドレイン間は非導通の状態であることを模式的に表している。同じく、図18(b)に示す夫々のメモリセルトランジスタは、夫々のゲートにHレベルの信号を入力するとソース/ドレイン間は導通の状態であることを模式的に表している。

[0151]

また、上記セレクタトランジスタTs0ないしTs7、NAND型のメモリセルMa0ないしMa7、セレクタトランジスタTrd0ないしTrd7、セレクタトランジスタTrd0ないしTrd7、セレクタトランジスタTrd0XないしTs7Xの夫々のゲート部には、選択線SELn-1、ワード線WL0ないしWL7、選択線Disn-1、選択線Disn、ワード線WL0ないしWL7および選択線SELnが夫々接続されている。

[0152]

ここで、ロウデコーダDRbの内部構成を図19に示す。図19に示すロウデ コーダDRbは、デコーダDB、インバータIV0ないしIV7、デコーダDC 、2入力AND回路2AND0xないし2ANDnxおよびバッファ回路B0な いしBnを有している。

[0153]

アドレス信号A7ないしA9は、デコーダDBによってデコードされ、インバータIV0ないしIV7の夫々の入力端に入力されている。インバータIV0ないしIV7の夫々の出力端は、ワード線WL0ないしWL7に接続されている。

[0154]

アドレス信号A10ないしA18は、デコーダDCによってデコードされている。デコードされた信号は、2入力AND回路2AND0xないし2ANDnxの一方の入力端と、バッファB0ないしBnの入力端に入力されている。図1の制御回路C1からの出力信号であるプリチャージ信号PRCVは、ロウデコーダDRb内で2入力AND回路2AND0xないし2ANDnxの他方の入力端に入力されている。2入力AND回路2AND0xないし2ANDnxの出力端から出力される信号は、選択線Dis0ないしDisnに接続されている。バッファ回路B0ないしBnの出力端から出力される信号は、選択線SEL0ないしSELnに接続されている。

[0155]

図17に図示する範囲内において、NAND型のメモリセル群Ma $0\sim$ Ma7 \rightarrow NAND型のメモリセル群Mb $0\sim$ Mb7の順に読み出す動作について以下説明する。

[0156]

[0157]

一方、選択線SELn-1を流れる信号、ワード線WL0ないしWL7を流れる信号、選択線Disn-1を流れる信号および信号RST1ないしRST7は Hレベルとなる。

[0158]

すると、セレクタトランジスタTs0およびTrd0のソース/ドレイン間は 導通状態となり、NAND型のメモリセルMa0が読出されることになる。しかし、前述のように、NAND型のメモリセルMa0はオフ状態であり、また、ビット線ディスチャージトランジスタTR0もオフ状態のため、Hレベルに保持されたビット線b0のHレベルの信号が図1のセンス回路Sに入力されることになる。

[0159]

また、NAND型のメモリセルMaO読出し時のクロック信号CLKがLレベルの時、ビット線blないしb7は、夫々ビット線ディスチャージトランジスタTR1ないしTR7を介しVSSレベルに固定されている。

[0160]

次にNAND型のメモリセルトランジスタ群CELLAx1を読み出す際の動作について説明する。まずクロック信号CLKが、図13(b)のt3においてLレベルからHレベルに変わると、ビット線b1はプリチャージされる。この状態でクロック信号CLKがt4でLレベルに変わると、選択線SELn-1を流れる信号、選択線Disn-1を流れる信号および信号RST1はLレベルとなり、ワード線WL0ないしWL7を流れる信号、選択線Disnを流れる信号、選択線SELnを流れる信号および信号RST0、RST2ないしRST7はHレベルとなる。

[0161]

すると、セレクタトランジスタTrd1XおよびTs1Xのソース/ドレイン間は導通状態となり、NAND型のメモリセルMb1が読出されることになる。NAND型のメモリセルMb1はオン状態であり、ビット線ディスチャージトランジスタTR1はオフ状態のため、ビット線b1のHレベルにプリチャージされた電位は、セレクタトランジスタTs1X、NAND型のメモリセルMb1およびセレクタトランジスタTrd1Xを介しソース線SLに放電される為、結果としてビット線b1はデスチャージされ、VSSレベルに固定されることになる。よってビット線b1のLレベルの信号がセンス回路Sに入力されることになる。

[0162]

また、NAND型のメモリセルMb 1 読出し時のクロック信号CLKが t 4~ t 5でLレベルの時、ビット線 b 0, b 2 ないし b 7 は、夫々ビット線デスチャージトランジスタTR 0、TR 2 ないしTR 7を介しVSSレベルに固定されている。

[0163]

上記回路動作において、NAND型のメモリセルMblを読出す際にも寄生抵抗は存在する。しかし、プリチャージされるビット線は、メモリセルアレイ全体でも512本中の16本のみであるため、16個のNAND型のメモリセルの寄生抵抗の合成抵抗は、抵抗RSLに比べ微小である。よって、ソース線SLには16本のビット線からのみプリチャージ電荷が流れるため、VSSレベル固定のソース線SLのレベル浮きが微小であることはいうまでもない。

[0164]

【発明の効果】

以上述べたようにこの発明によれば、読出しモードにおいて読出しアドレス以 外のビット線を強制的に例えばVSSレベルに設定し、同時デスチャージのビッ ト線が極めて少数となるため、ソース線SLのレベル浮きが無視できるほどにな り、オン状態のメモリセルデータ読出し時の読出しデータ"1"の"0"化け不 良が無くなる。更に、非読み出しビット線がVSSレベルに固定される結果、隣 接するビット線間の容量カップリング干渉に起因したプリチャージトランジスタ オフ後のダイナミックデータ"1"のレベル低下を発生することが無くなり、オ フ状態のメモリセルデータ読出し時の読出しデータ "0"の"1"化け不良も無 くなる。これにより、特に大容量メモリでの安定な読出し動作を要求されるマイ コンシステムのメモリ回路として使用することができる。また、SLラインデス チャージ用トランジスタのWサイズを過大に大きくする必要が無くなるので、ソ ース線SL-VSSレベル接地間のレイアウト設計が仕易くでき、ソース線SL の寄生抵抗削減のためのレイアウト設計期間短縮と、ソース線SLの寄生抵抗削 減のための電源配線幅拡大、コンタクトサイズ拡大が低減できる。以上より、メ モリ回路マクロサイズの拡大化が防止でき、本発明のメモリ回路をメモリ混載M CUに組み込むことによりチップサイズ拡大の低減ができる。

【図面の簡単な説明】

図1】

本発明による一実施形態のメモリ回路の読み出し回路部の構成を示すブロック図。

【図2】

図1に示す制御回路の構成例を示すブロック図。

【図3】

図1に示すプリチャージ制御回路の構成例を示すブロック図。

図4】

図1に示す第1カラムデコーダの構成例を示すブロック図。

【図5】

図1に示す第2カラムデコーダの構成例を示すブロック図。

【図6】

図1に示すロウデコーダの構成例を示すブロック図。

【図7】

図1に示すリセット回路の構成例を示すブロック図。

【図8】

図1に示す制御回路の構成例を示すブロック図。

【図9】

図1に示すセンス回路の構成例を示すブロック図。

【図10】

図9に示すセンス回路内の基準電圧発生回路の構成例を示すブロック図。

【図11】

図9に示すセンス回路内のセンスアンプの回路の構成例を示すブロック図。

【図12】

図9に示すセンス回路内のフリップフロップの回路構成例を示すブロック図。

【図13】

図1乃至図12に示す本発明メモリ回路の実施形態の動作を説明するためのタイミングチャート図。

【図14】

図1の実施形態において16本のビット線をプリチャージ後にオールオン状態 のメモリセルの読出し時の等価回路図。

【図15】

この発明の他の実施形態のNOR型メモリセルを有したメモリ回路の一部の回路構成を示すブロック図。

【図16】

図15に示すロウデコーダの回路構成例を示すブロック図。

【図17】

この発明の他の実施形態のNAND型メモリセルを有したメモリ回路の一部の回路構成を示すブロック図。

【図18】

図17に示すNAND型のメモリセルの構成を示す回路図。

【図19】

図17に示すロウデコーダの回路構成例を示すブロック図。

【図20】

従来のメモリ回路の構成の一例を示すブロック図。

【図21】

図20に示す従来のメモリ回路の動作を説明するためのタイミングチャート。

【図22】

図20に示す従来のメモリ回路において16本のビット線をプリチャージ後のオールオン状態のメモリセル読出し時の等価回路図。

【符号の説明】

S…センス回路

T1…プリチャージトランジスタ

T2…バイアストランジスタ

T30~T33…セレクタトランジスタ

T400~T431…カラムセレクタトランジスタ


CEL0~CEL15、CEL0X~CEL15X…メモリセル

- TR0~TR15…デスチャージトランジスタ
- C 1 …制御回路
- CP…バイアス発生回路
- DC1…第1カラムデコーダ
- DC2…第2カラムデコーダ
- DR…ロウデコーダ
- R S…リセット発生回路
- C 2 ···制御回路


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】



【図22】



【書類名】

要約書

【要約】

【課題】読み出し時に、プリチャージされたビット線からソース線に流入するデスチャージ電流により生じる前記ソース線のレベル浮きによる誤読み出しを防止し、かつ隣接ビット線間の容量カップリングに基づく誤読み出しも生じない、大規模高集積化が可能なメモリ回路を提供する。

【解決手段】読み出しモード設定時に、選択された読み出しメモリセルに繋がるビット線以外の大部分のビット線をVSSレベルに接続することで、ビット線上のプリチャージ電荷がデスチャージ時にソース線に流入することにより生じるソース線のレベル浮きによる誤読み出しを防止し、かつ隣接ビット線間の容量カップリングに起因する前記選択ビット線電位の変動に伴う誤読み出しも防ぐことができる。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由]

2001年 7月 2日

· 及足垤田」 住 所 住所変更

任 所 氏 名 東京都港区芝浦一丁目1番1号

株式会社東芝

2. 変更年月日 [変更理由]

2003年 5月 9日

名称変更

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝



特願2002-322887

出願人履歴情報

識別番号

[598010562]

1. 変更年月日 [変更理由]

1998年 1月23日 新規登録

住 所

神奈川県川崎市幸区堀川町580番地

東芝エルエスアイシステムサポート株式会社

氏 名

•